本文旨在介紹Ansys Lumerical針對有源光子集成電路中PN耗盡型移相器的仿真分析方法。通過FDE和CHARGE求解器模擬并計算移相器的性能指標(biāo)（如電容、有效折射率擾動和損耗等），并創(chuàng)建用于INTERCONNECT的緊湊模型，然后將其表征到INTERCONNECT的測試電路中實現(xiàn)，模擬反向偏置電壓對電路中信號相移的影響。

這里假設(shè)移相器的結(jié)構(gòu)沿光傳播方向是均勻的，因此僅模擬器件的橫截面。我們將演示每個部分的仿真及結(jié)果。

步驟1：電學(xué)模擬

利用CHARGE求解器對移相器組件進行電學(xué)模擬，獲得電荷載流子的空間分布作為偏置電壓的函數(shù)，并將電荷分布數(shù)據(jù)導(dǎo)出為charge.mat文件。根據(jù)載流子濃度，我們也可以估計器件電容。

施加于器件的偏置電壓為0V(左)和-4V(右)時，移相器橫截面的電子分布曲線如下圖所示：

由圖可知，在沒有施加偏置電壓情況下，波導(dǎo)橫截面上的電荷分布是對稱的。通過施加足夠強的反向偏壓，由于pn結(jié)上耗盡區(qū)的加寬，電子被部分推出波導(dǎo)(向左)，導(dǎo)致波導(dǎo)上電荷分布發(fā)生相當(dāng)顯著的變化。

電荷分布和耗盡區(qū)寬度的變化將改變結(jié)電容，器件的C-V曲線如下圖所示：

由圖可知，電子和空穴對結(jié)電容的貢獻非常相似，且由于耗盡區(qū)加寬，隨著施加更高的反向偏置電壓，二者對結(jié)電容的貢獻降低。電容的大小會影響移相器的工作速度(帶寬)，因此可以在電路模型中考慮這種影響。

步驟2：光學(xué)模擬

利用MODE求解器中的FDE模塊進行光學(xué)模擬，從電學(xué)模擬獲得的變化的載流子濃度改變了波導(dǎo)的折射率，所以波導(dǎo)的有效折射率與偏置電壓有關(guān)。將第 一步得到的電荷分布數(shù)據(jù)charge.mat加載到FDE求解器中，這里需要兩個模擬來表征波導(dǎo)。

• 偏置電壓設(shè)置為0，使用頻率掃描獲得波導(dǎo)在0偏壓的有效折射率關(guān)于頻率的函數(shù)，波導(dǎo)數(shù)據(jù)導(dǎo)出為ps_active_0.ldf。

• 使用Sweep進行電壓參數(shù)掃描，計算中心波長處的有效折射率和損耗隨偏置電壓的變化，數(shù)據(jù)導(dǎo)出為neff_V.dat。

有效折射率、損耗和偏置電壓的關(guān)系曲線以及模場分布如下圖所示：

由圖可知，較大的反向偏置引起較高的有效折射率擾動和較低的損耗。這是因為施加了反向偏壓后，波導(dǎo)內(nèi)自由載流子的耗盡會減少沿波導(dǎo)方向的光吸收量，較高的折射率擾動可以減小移相器實現(xiàn)π相移所需的長度。在-4V偏壓下，移相器在1550 nm下的TE模被很好地限制在波導(dǎo)內(nèi)，與波導(dǎo)內(nèi)的載流子分布顯著重疊，這可以顯著地影響模式的有效折射率。

步驟3：電路模擬

不同偏置電壓下的相移曲線如下圖所示：

由圖可知，隨著偏置電壓的變化，相位發(fā)生了變化。仿真結(jié)果表明，對于 500 微米的長度，在 4 伏偏置電壓下相移約為 0.2 弧度，這表明移相器的 Vπ.Lπ 品質(zhì)因數(shù)約為 0.03 Vm。